74LS373是三态输出的八D锁存器，共有54S373和74LS373两种线路。373 的输出端 Q0～Q7 可直接与总线相连。
当锁存允许端LE为高电平时，Q 随数据D而变。当LE为低电平时，D 被锁存在已建立的数据电平。当LE端施密特触发器的输入滞后作用，使交流和直流噪声抗扰度被改 400mV。
想要了解更多“74LS373”的信息，请点击：74LS373百科
74LS373
Simone
发布于 2023-03-29 20:48:55
642 阅读
